当サイトの一部ページには、アフィリエイト・アドセンス・アソシエイト・プロモーション広告を掲載しています。

Amazonのアソシエイトとして、Security Akademeiaは適格販売により収入を得ています。

広告配信等の詳細については、プライバシーポリシーページに掲載しています。

消費者庁が、2023年10月1日から施行する景品表示法の規制対象(通称:ステマ規制)にならないよう、配慮して記事を作成しています。もし問題の表現がありましたら、問い合わせページよりご連絡ください。

参考:令和5年10月1日からステルスマーケティングは景品表示法違反となります。 | 消費者庁

Hard Chip

Thumbnail of post image 184
Compactingステージ

Compactingステージは、Inverter (NOT)セクションの2番目のステージです。

Inverter回路はあらゆる回路のビルディングブロックとして使われます。そのため、Inveter ...

Hard Chip

Thumbnail of post image 171
Schematicステージ

Schematicステージは、Inverter (NOT)セクションの最初のステージです。

※”schematic”は「回路図」という意味です。

Hard Chip

Thumbnail of post image 030
The Mergerステージ

The Mergerステージは、Transistorsセクションのボーナスステージです。

The Mergerステージを解く

1:初期回路を見る

3入力、1

Hard Chip

Thumbnail of post image 089
Alter ego (NMOS)ステージ

Alter ego (NMOS)ステージは、Transistorsセクションの2番目のステージです。

2入力1出力の回路であり、NMOS回路(nMOSトランジスターに相当)を利用して ...

Hard Chip

Thumbnail of post image 021

Two To One (PMOS)ステージ

Two To One (PMOS)ステージは、Transistorsセクションの最初のステージです。

2入力1出力の回路であり、PMOS回路(pMOSトランジスターに相当)を利用し ...